Intel memberikan detail tentang cxl, responsnya terhadap koneksi nvlink
Daftar Isi:
CXL (Compute Express Link) adalah teknologi antarmuka koneksi yang ambisius untuk perangkat yang dapat dilepas dengan bandwidth tinggi. Pada dasarnya, ini dirancang untuk mengatasi banyak keterbatasan teknis PCI-Express, yang paling sedikit adalah bandwidth.
Intel CXL akan menggunakan jalur PCIe 5.0 32 Gbps
Intel telah merancang antarmuka CXL untuk memikirkan grafis 'Xe', terutama di lingkungan pusat data, interkoneksi yang mirip dengan NVLink atau InfinityFabric. Pengembangan CXL juga didorong oleh perusahaan akselerator komputasi besar, seperti NVIDIA dan AMD, yang sudah memiliki interkoneksi yang serupa. Pada acara khusus yang disebut "Hari Interkoneksi 2019", Intel memberikan presentasi teknis yang menjelaskan secara rinci cara kerja CXL.
Banyak detail teknis
Intel menciptakan antarmuka koneksi CXL untuk menggantikan PCI-Express di lingkungan pusat data, karena memungkinkan bandwidth yang lebih tinggi, lebih banyak perangkat yang terhubung, dan latensi yang lebih rendah, ke tingkat yang lebih besar. Latency adalah musuh terbesar kumpulan memori bersama yang menjangkau beberapa komputer fisik. CXL dirancang untuk mengatasi banyak masalah ini tanpa mengesampingkan bagian terbaik dari PCIe: kesederhanaan dan kemampuan beradaptasi.
Intel melihat CXL sebagai protokol alternatif yang berjalan di atas lapisan fisik PCIe. Intel CXL pada awalnya akan menggunakan 32 Gbps PCIe 5.0 lines, tetapi Intel berencana untuk meningkatkan ke PCIe 6.0 nanti (dan secara teoritis di luar) untuk skala.
Intel bangga bahwa CXL menawarkan latensi lebih rendah daripada opsi interkoneksi lainnya.
Industri ini bergerak ke arah protokol cache yang konsisten, dan produsen peralatan orisinal besar seperti Dell EMC dan HPE mendorongnya. Kami berharap dapat mendengar lebih banyak tentang Intel CXL di masa mendatang, tetapi ini masih awal. Peluncuran terbaru Intel Xeon generasi ke-2 termasuk PCIe 3.0. Kami berharap Cooper Lake memiliki PCIe Gen4 akhir tahun ini dan melalui 2020, dan kemudian menggabungkan CPU server Intel untuk mendukung PCIe 4.0 pada tahun 2020. Sementara itu, AMD akan merilis EPYC 'Roma' dengan PCIe 4.0 dalam beberapa bulan.
Intel memberikan lebih banyak detail pada gen11 di gdc
Intel menerbitkan segala detail tentang arsitektur grafis Gen11-nya, inti dari grafis barunya yang terintegrasi ke dalam GDC.
Epyc milan dan genoa, amd memberikan detail tentang server baru CPU
AMD mengungkapkan beberapa detail tentang arsitektur EPYC 'Milan' (Zen 3) dan EPYC Genoa (Zen 4) yang direncanakan oleh perusahaan.
Beta baru whatsapp memberikan detail baru tentang mode gelap
Beta WhatsApp baru memberikan detail baru tentang mode gelap. Cari tahu lebih lanjut tentang mode gelap segera.