Intel memamerkan arsitektur interkoneksi barunya untuk xeon skylake

Mei lalu keluarga baru prosesor Intel Xeon yang berbasis pada mikroarsitektur Skylake-SP diumumkan, chip ini akan tetap membutuhkan waktu untuk mencapai pasar tetapi salah satu teknologi utama mereka telah ditunjukkan, arsitektur interkoneksi baru antara elemen-elemennya yang Ini dirancang untuk menawarkan bandwidth tinggi dengan latensi rendah dan skalabilitas besar.

Bus interkoneksi baru di Skylake-SP

Akhilesh Kimar, arsitek desain Skylake-SP, menegaskan bahwa desain prosesor multi-chip tampaknya tugas yang sederhana tetapi sangat rumit karena kebutuhan untuk mencapai interkoneksi yang sangat efisien antara semua elemennya. Interkoneksi ini harus memungkinkan inti, antarmuka memori dan subsistem I / O untuk berkomunikasi dengan cara yang sangat cepat dan efisien sehingga lalu lintas data tidak mengurangi kinerja.

Pada generasi Xeon sebelumnya, Intel telah menggunakan interkoneksi cincin untuk menyatukan semua elemen prosesor secara bersamaan, dengan meningkatkan jumlah core hingga tingkat yang sangat tinggi, desain ini tidak lagi efisien karena keterbatasan seperti kebutuhan untuk lulus data untuk "jauh". Desain baru yang memulai debutnya pada generasi baru prosesor Xeon memberikan lebih banyak cara agar data dapat berjalan jauh lebih efisien.

Bus antarkoneksi Intel yang baru membuat semua elemen prosesor diatur dalam baris dan kolom yang menyediakan jalur langsung antara semua bagian prosesor multi-chip dan karenanya memungkinkan komunikasi yang sangat efisien dan cepat, yakni mencapai bandwidth tinggi dan latensi rendah. Desain ini juga memiliki keuntungan menjadi sangat modular, membuatnya mudah untuk membuat chip yang sangat besar dengan sejumlah besar elemen tanpa mengurangi komunikasi di antara mereka.

Sumber: hothardware