Pembaruan status mikron dan irama ddr5, kinerja 36% lebih dari ddr4

Pada awal tahun, Cadence dan Micron mengadakan demonstrasi publik pertama dari memori DDR5 generasi berikutnya. Pada acara TSMC awal bulan ini, kedua perusahaan menyediakan beberapa pembaruan tentang pengembangan teknologi memori baru.

Micron dan Cadence mendiskusikan kemajuan mereka dalam memori DDR5

Fitur utama DDR5 SDRAM adalah kapasitas chip, tidak hanya kinerja yang lebih tinggi dan konsumsi daya yang lebih rendah. DDR5 diperkirakan akan meningkatkan tingkat I / O dari 4.266 menjadi 6.400 MT / s, dengan penurunan tegangan suplai 1, 1 V dan kisaran jitter yang diijinkan 3%. Ini juga diharapkan untuk menggunakan dua saluran 32/40 bit independen per modul (tanpa / atau dengan ECC). Selain itu, DDR5 akan meningkatkan efisiensi bus perintah, skema peningkatan yang lebih baik, dan kumpulan bank yang lebih besar untuk kinerja tambahan. Cadence selanjutnya mengatakan bahwa fungsionalitas DDR5 yang ditingkatkan akan memungkinkan bandwidth dunia nyata 36% lebih tinggi dibandingkan dengan DDR4 bahkan pada 3200 MT / s, dan sekali 4800 MT / s bandwidth aktual akan 87% lebih tinggi. dibandingkan dengan DDR4-3200. Karakteristik lain yang paling penting dari DDR5 adalah kepadatan chip monolitik melebihi 16 Gb.

Kami merekomendasikan membaca posting kami di Intel Core 9000 series mendukung hingga 128 GB RAM

Pabrikan DRAM terkemuka sudah memiliki chip DDR4 monolitik dengan kapasitas 16Gb, tetapi perangkat tersebut tidak dapat memberikan jam ekstrim karena hukum fisika. Oleh karena itu, perusahaan seperti Micron memiliki banyak pekerjaan yang harus dilakukan dalam upaya menyatukan kepadatan DRAM tinggi dan kinerja di era DDR5. Secara khusus, Micron berkaitan dengan waktu retensi variabel dan kejadian tingkat atom lainnya, begitu teknologi produksi yang digunakan untuk DRAM mencapai 10-12 nm. Sederhananya, sementara standar DDR5 mengakomodasi kepadatan dan kinerja pernikahan, masih ada banyak keajaiban yang harus dilakukan oleh pembuat DRAM.

Micron mengharapkan untuk memulai produksi chip 16Gb menggunakan proses manufaktur 'sub-18nm' pada akhir 2019, meskipun ini tidak berarti bahwa aplikasi sebenarnya yang memiliki memori ini akan tersedia pada akhir tahun depan. Cadence telah mengimplementasikan DDR5 IP (Controller + PHY) menggunakan teknologi proses N7 (7U DUV) TSMC dan N7 + (7nm DUV + EUV).

Mengingat manfaat utama DDR5, tidak mengherankan bahwa Cadence memperkirakan bahwa server akan menjadi aplikasi pertama yang menggunakan DRAM jenis baru. Cadence percaya bahwa pelanggan-pelanggan SoC yang menggunakan proses N7 + akan mendukungnya, yang pada dasarnya berarti bahwa chip-chip tersebut akan masuk ke pasar pada tahun 2020.

Fon Techpowerup