Pcie 5.0, baik cxl 1.1 dan ccix sudah bekerja pada 32 gt / s per track

Synopsys mendemonstrasikan solusi CXL serta CCIX 1.1 melalui PCIe 5.0 di ArmTechCon 2019. Pameran ini menunjukkan bahwa IP perusahaan sudah siap dan siap untuk dilisensikan oleh produsen teknologi.

Synopsys menunjukkan solusi CXL serta CCIX 1.1 melalui PCIe 5.0

CXL dan CCIX adalah protokol interkoneksi chip-ke-chip untuk menghubungkan prosesor ke berbagai akselerator yang menjaga memori dan konsistensi cache pada latensi rendah. Kedua protokol dirancang untuk sistem heterogen menggunakan CPU tradisional bersamaan dengan akselerator dengan arsitektur skalar, vektor, matriks, dan spasial.

Baik CXL 1.0 / 1.1 dan CCIX 1.1 menggunakan PCIe 5.0 yang berjalan pada 32 GT / s per track dan mendukung lebar tautan yang berbeda secara asli. Dengan segmen pasar yang sama dan antarmuka fisik yang sama, protokol CXL dan CCIX menghadirkan banyak perbedaan dalam hal perangkat keras dan firmware / perangkat lunak dan karenanya akan saling bersaing. Sementara itu, penyedia IP silikon sedang mempersiapkan untuk mendukung CXL dan CCIX karena mereka memiliki berbagai klien.

Synopsys baru-baru ini memperkenalkan solusi 16-track DesignWare CXL IP untuk SoC yang akan diproduksi menggunakan teknologi proses FinFET 16nm, 10nm dan 7nm. Paket termasuk driver yang sesuai dengan CXL 1.1 (mendukung CXL.io, CXL.cache, protokol CXL.mem), driver PCIe 5.0 yang teruji silikon, driver PHY PCIe 32 GT / s yang teruji silikon, IP Verifikasi RAS dan VC.

Kunjungi panduan kami di motherboard terbaik di pasar

Perusahaan belum secara resmi mengumumkan ketersediaan paket IP DesignWare CCIX 1.1 yang akan memungkinkan implementasi CCIX 1.1 melalui PCIe Gen 5 pada kecepatan 32 GT / s, tetapi di ArmTechCon perusahaan menunjukkan bahwa solusi tersebut sudah berfungsi, membawa banyak manfaat dalam hal kecepatan dan kapasitas. Kami akan terus memberi Anda informasi.

Fon Anandtech