Danau harimau: paket chip 10nm 50% lebih banyak l3 cache

Tiger Lake-U akan menghadirkan peningkatan 50% dalam kapasitas cache L3, yang akan naik dari 8MB menjadi 12MB, karena posting dump prosesor oleh @ InstLatX64 di Twitter. Ini berarti peningkatan hingga 3MB L3 cache per core.

Tiger Lake-U akan menghadirkan peningkatan kapasitas L3 cache 50%

Seperti yang diharapkan, model Tiger Lake-U adalah prosesor 4-inti dengan HyperThreading. Gambar yang dipublikasikan juga mengungkapkan bahwa sampel teknik berjalan pada 3, 4GHz, frekuensi yang terhormat untuk model pra-produksi.

Gambar juga mengandung banyak bendera yang mewakili set instruksi yang didukung. Ini mengkonfirmasi dukungan AVX-512 sebagai Sunny Cove, tetapi tampaknya tidak memiliki flag avx512_bf yang akan diharapkan jika mendukung bfloat16 seperti prosesor Cooper Lake Xeon mulai awal tahun depan.

Tumpukan menunjukkan bahwa Tiger Lake-U quad-core memiliki 12MB total cache L3, peningkatan 50%. Ini sesuai dengan desain ulang cache yang telah diungkapkan Intel untuk Willow Cove, inti CPU Tiger Lake, meskipun desain ulang cache kemungkinan melibatkan perubahan yang lebih besar daripada peningkatan ukuran sederhana. Misalnya, cache yang lebih besar memiliki latensi yang lebih tinggi, sehingga kemungkinan ada beberapa penyesuaian yang lebih rendah pada capo.

Danau Harimau akan dirilis tahun depan. Prosesor ini juga akan menampilkan grafis terintegrasi Gen12 'Xe', yang akan memiliki fungsi tampilan baru dan pembaruan kumpulan instruksi utama. Kami akan terus memberi Anda informasi.

Fon Tomshardware